



# 半導体メモリの基礎と最新技術動向

サクセス インターナショナル株式会社

<https://www.success-int.co.jp/>

LSI設計技術部長: 小川 公裕

Ogawa-Kimihoro@success-int.co.jp

<https://www.success-int.co.jp/ogawa-kimihoro/>

## 目次




	Page
1. メモリとは	004
2. 半導体メモリ	014
1. SRAM	021
2. DRAM	025
3. フラッシュメモリ	037
4. その他の半導体メモリ	058
3. 業界動向	062
4. メモリーの設計技術	072
1. メモリーの回路シミュレーション	073
2. メモリ BIST	079
3. SRAM ジェネレータ	083
4. DRAM 特性予測	089
最後に	092



# サンプル

## 1 磁気コアメモリ (1955~80年代)

- 磁気コアメモリは、小さなドーナツ状のフェライトコアを磁化させることにより情報を記憶させる主記憶装置。コンピュータの黎明期に多用された。




64KB (16bits x (32+4 parity) lines) CORE memory plane, CDC (AMPEX, 1981)



磁石

## 2 計算機メモリ使い分け



HDD除いて半導体メモリ

レジスタSRAM: CPU内の部品


キャッシュSRAM: DRAMの低速度を補い計算速度を上げる。

DRAM: 高速&大規模が好ましい。不足するとスワップで計算速度低下

Flash: HDDより高速で耐震性。HDDを置き換えそう。

HDD: 大規模で安価

## 2 揮発性と不揮発性



半導体メモリに揮発性と不揮発性がある。


揮発性は電源を切ると記憶が消えてしまうメモリで、DRAM, SRAMが代表的なものである。通常の半導体回路は電源を切れば情報は消えてしまうから揮発性である。

不揮発性は電源を切っても記憶が消えないメモリ。フラッシュメモリはその代表であるが、ReRAM (Resistive RAM)、PRAM (Phase Change RAM)、FeRAM (Ferroelectric RAM)、MRAM (Magnetic RAM)、マスクROM、などがある。不揮発性メモリは、一度変化すると半永久的に変化しない物理現象を利用している。

## 2.1 SRAM センスアンプ





- メモリはアレイ状の巨大な回路である。指定されたワード (アドレス) のデータを読み出す場合、対象のメモリーセルに対して他のアドレスのセルは全て負荷となる。従って読み出しデータの変化は遅く小さい。その小さな変化を確実に読み出すために感度の高いセンスアンプを使う。



## 2.2 DRAM

### Cylinder構造の進化


- 2000年 キャパシタ孔のアスペクト比 10~12
- 2019年 キャパシタ孔ノアスペクト比 40~45



## 2.3 フラッシュメモリー NAND型




- NOR型に比べて書き込みは高速、高集積化は有利
- データストレージ用。携帯電話、デジタルカメラ、デジタルオーディオプレーヤーなどの記憶媒体として広く普及し価格も低下している。
- 世界シェア 2020年第1四半期
  - ✓ 1位 サムスン 33%、2位 キオクシア 19%、3位 ウェスタンデジタル 15%
  - ✓ 4位 マイクロン11%、5位 SKハイニックス 10%、6位 インテル 9.7%



## 5 3D-NAND フラッシュメモリー



数個のホールをエッチングで開け、チャージトラップ構造を埋め込む。



階段状になった Control Gateから電極を取り出す

従来の2次元NANDフラッシュメモリーは、15nm以下の微細化が困難で集積度が上がらない。左図のようにゲート電極となるポリシリコンを多数層積んで、縦にホールを開けてその内面にチャージトラップ型のトランジスタを作製すれば微細化が不要で集積度が上げられる。Tビットのメモリ素子の生産開始が発表されている。

Poly Si/SiO2のペアを32層(それ以上のある)CVDで積む。縦にホールを開け、内部にSONOS構造のトランジスタを作り出す。

サンプル

## 2.4 MRAM

Magnetoresistive Random Access Memory



MRAMは磁気抵抗効果を用いたRAMで不揮発性メモリーの種類。上下の強磁性体層の下側は保磁力が大きく磁化が一方に固定されているピン層で、もう上側は保磁力の小さく容易に磁化が反転するフリー層である。


**書き込み**

フリー層の磁化反転。ビット線とワード線の両方に電流を流す  
**読み出し**

ワード線をON、抵抗値の違いを見るためドレイン電流値を読む

**特徴**


高速書き込みフラッシュの数千倍。1トランジスタメモリーで高密度だが書き込み電流の近接セルへの干渉効果のため限界あり。DRAMより小電力。FRAMより高速、小電力、長寿命。ただし、製造工程が簡単でなく、まだ開発段階。



## 3 半導体16品目 2025年に43兆円規模



- 注目製品。DRAM、ToFセンサー、NANDフラッシュメモリー、イメージセンサー、自動車用SoC・FPGA。
- DRAMはデータセンター能力増強などで搭載増。2025年に市場規模13兆円。
- ToFセンサーはARに欠かせない。スマートフォンやスマートグラス。同3143億円。
- NANDフラッシュメモリーはデータセンター。同15兆5000億円。
- イメージセンサーはスマートフォンや自動車向け。多画素大型化。同2兆6460億円。
- 車載用SoC・FPGA。同4659億円。自動運転用に搭載個数/台が増。LiDARや自動運転制御用ECUなど、高度・複雑・高速演算用高性能SoC・FPGAも本格化。



ToF: Time of Flight (距離センサー)  
AR: Augmented Reality (拡張現実)  
SoC: System on Chip  
FPGA: Field Programmable Gate Array  
LiDAR: Light Detection and Ranging (光検出と測距)  
ECU: Electronic Control Unit

## 3 自動運転におけるチップの使い分け




自動運転車の中での処理は4つの作業に分類できる

1. 情報収集 カメラやセンサで情報を取得し、意味のある情報を抜き出す。
2. 分析・認識 取得した情報の意味を解釈して、クルマや周囲の状況を把握する。
3. 行動決定 把握した状況を基に、どのようにクルマを動かすのかを決める。
4. 機構制御 コンピュータの指示にしたがって、アクセルやハンドル、ブレーキなどを制御。



## 4.1 メモリーの回路シミュレーション

- 理想的には高精度な PureSpice で全体を検証したいが、数10万MOS程度が実用的限界で巨大なメモリ回路に対しては非力。
- 現実には PureSpice、FastSpice、Mix-Signal Sim、VerilogA 等を組み合わせて精度/Sim時間のトレードオフを見ながら選択する。
- 右図では Analog Active (アナログ精度で動作検証)、Analog Passive (アナログ精度で負荷検証)、Digital (ロジック精度=タイミング検証) に大まかに色分けしているが、当然これは検証目的、必要精度に応じて判断が変わる。
- 特に電源やグラウンドの電位変動を問題にする場合、精度設定は難しくなる。



## 4.2 メモリ BIST

マーチングパターン  
1の場合

アドレス	データ
0	0 0 0 0 0 0 0
1	0 0 0 0 0 0 0
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	0 0 0 0 0 0 0
...	0 0 0 0 0 0 0

アドレス	データ
0	1 1 1 1 1 1 1
1	1 1 1 1 1 1 1
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	0 0 0 0 0 0 0
...	0 0 0 0 0 0 0

アドレス	データ
0	0 0 0 0 0 0 0
1	0 0 0 0 0 0 0
2	1 1 1 1 1 1 1
3	1 1 1 1 1 1 1
4	1 1 1 1 1 1 1
...	1 1 1 1 1 1 1

ウォーキングパターン  
1の場合

アドレス	データ
0	0 0 0 0 0 0 0
1	0 0 0 0 0 0 0
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	0 0 0 0 0 0 0
...	0 0 0 0 0 0 0

アドレス	データ
0	0 0 0 0 0 0 0
1	1 1 1 1 1 1 1
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	0 0 0 0 0 0 0
...	0 0 0 0 0 0 0

アドレス	データ
0	0 0 0 0 0 0 0
1	0 0 0 0 0 0 0
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	1 1 1 1 1 1 1
...	0 0 0 0 0 0 0

ギャロッピングパターン  
任意の2アドレスで1の場合


アドレス	データ
0	0 0 0 0 0 0 0
1	0 0 0 0 0 0 0
2	1 1 1 1 1 1 1
3	0 0 0 0 0 0 0
4	1 1 1 1 1 1 1
...	0 0 0 0 0 0 0

アドレス	データ
0	0 0 0 0 0 0 0
1	1 1 1 1 1 1 1
2	0 0 0 0 0 0 0
3	0 0 0 0 0 0 0
4	0 0 0 0 0 0 0
...	1 1 1 1 1 1 1

アドレス	データ
0	1 1 1 1 1 1 1
1	0 0 0 0 0 0 0
2	0 0 0 0 0 0 0
3	1 1 1 1 1 1 1
4	0 0 0 0 0 0 0
...	0 0 0 0 0 0 0

## 4.3 OpenSRAM ジェネレータ

OpenRAM が自動生成したレイアウト



## 4.4 DRAMSpec 特性予測ツール

- DRAM特性予測 DRAMSpec - A DRAM Current and Timing Generator
- このツールでは以下の回路構成を想定している。

