第7回 CMOS LSIのプロセス③

厚木エレクトロニクス 代表
サクセス インターナショナル 取締役
加藤俊夫

前回では，NMOSトランジスタのゲート電極の両側のソース・ドレイン部にイオン注入してNMOSトランジスタのシリコン部が完成しました。今回は，電極を取り出すところを勉強しましょう。

電極の取り出し

1. BPSGでオーバーコート（Over Coat）

NMOSのソース/ドレインを作るときには，Si表面にはSiO_2膜が被っています。一般にSiウェーハを扱うほとんどの工程で，汚染から守るためSiがむき出しではなくSiO_2膜（石英ガラス）を被っている状態で処理します。ただ，このSiO_2膜は非常に薄いので，電極取り出しの前にはその上にガラス膜をつけます。純度の良いガラスとしては，SiO_2を被せるのが良いのですが，図1左のように下地の突起にならって突起状の膜になってしまいます。これにBやPを加えると，BPSG（Boron Phosphor Silicate Glass）と呼ばれるガラスとなり，軟化点が低いので図1右のように流れて幾分平坦化します。この現象をリフロー（Reflow）と呼んでいます。また，段差のある部分を被服するカバレッジ（Coverage）もよく使われる言葉です。

なお，BPSGはゲッタリング作用も期待されています。ゲッタリングとは，Si中に存在する微量の金属不純物を吸い取る作用です。Si単結晶はイレブン・ナインの高純度のはずですが，熱処理中に微量の金属不純物が混入する危険があり，ゲッタリングで除くことができます。



図1 BPSG膜のReflowの様子（左：SiO_2 CVD後の形状，右：BPSG CVDでReflowした形状）

2. リソグラフィのために平坦化が重要

BPSGのリフローでかなり平坦にはなっているのですが，最近の微細加工ではフォトプロセスで露光の焦点深度の余裕が無くなってきたため，完全平坦化が求められます。このため，CMPにより表面を削って平坦化を行います。平坦化により，フォトレジスト中で焦点を結ぶ様子を図2右に示します。

CMPについては，7月号（入門講座第3回）で，ウェーハの研磨について勉強しましたが，それとほぼ同じようなプロセスでウェーハ表面を研磨して平坦化します。投入前のウェーハと，プロセス中のウェーハのCMPでは，装置や研磨材など若干の違いはありますが原理は同じです。ただし，図2右でお分かりのように，BPSG膜を研磨して最後まで研磨することはできず，ある所定の厚みになったところで研磨を止める必要があります。簡単な方法としては，あらかじめ研磨速度を求めておいて，研磨時間を計って研磨量を推定する方法です。最近では，研磨の途中で膜厚を測定する装置も使用されています。

3. 電極窓明け

図2右のようにフォトレジストを露

光し，現像し，露出したBPSG膜をエッチングします。この場合，BPSG膜を仮に1μm程度の厚さとし，開口部の窓の寸法が100nmだと，アスペクト比（Aspect Ratio；縦横比）が10にもなり，井戸を掘るようなエッチングが求められます。この様子を図3右に示します。液体中でのエッチングやプラズマエッチングでも特別な注意を払わないでエッチングすると，図3左のようにフォトレジストの下側もエッチングされます。これを等方性エッチングと呼んでいます。それに対して，深い穴や溝状にエッチングを行うのを異方性エッチングと呼び，図3右のようなテクニックが用いられます。すなわち，エッチングに寄与するフッ素（F）系のイオンやラジカルは，フォトレジストの開口部を通ってほぼ垂直に下地に当たってエッチングしますが，この時に生成する揮発性物質とCを多く含んだガスが反応して側壁保護膜を形成します。CとFが主成分の膜なので，テフロンのような耐エッチング性の膜が形成され，横方向のエッチングが起こりません。このようにして，深いエッチングが行われます。アスペクト比が15程度の深堀りエッチングも生産で行われています。参考までに，最近はウェーハの表面から裏面まで貫通した穴をあけて上下の電極をつなぐ技術などが注目されていますが，当然アスペクト比の大きい深堀りエッチングが行われます。



図2　CMPで平坦化すると，フォトプロセスでの焦点深度の問題に対処できる



図3　等方性エッチングと異方性エッチング（左：等方性エッチング，右：異方性エッチング）

4. Alによる配線

トランジスタやICの配線には，Alが一般に用いられます。以前は，真空中でAlを加熱して溶解・蒸発させてAl膜を生成する蒸着法が用いられましたが，最近は，材料の組成をまったく変えずに膜付けができるスパッタ法が用いられます。スパッタは，図4のように，プラズマ中でArをイオン化して電界で加速し，Alの板（Target と呼ばれます）に当てると，そのエネルギーでAl原子が飛び出してきます。この現象をスパッタと呼んでいます。飛び出したAl原子は下方に設置されたウェーハ上に付着し，膜が形成されます。Alの膜厚は厚くて電気抵抗が少ない方が望ましいのですが，加工するプロセス上からは薄い方が楽です。通常は200～1000nm程度です。なお，良くAl（Cu）と書かれているのを目にされると思います。これは，純粋なAlだと柔らかくてマイグレーションと呼ばれる問題が発生しますので，Cuを0.5%程度混ぜて硬くしている訳です。マイグレーションについては，ここでは省略し機会があれば説明します。

なお，最近はAlよりも電気抵抗の小さいCuが用いら



図4　スパッタの原理



図5　Alのエッチング



図6　Si-SiO_2界面のDangling Bond

れるようになってきましたが，このプロセスは複雑で，後の章で解説します。

5. Alのエッチング

Alのエッチングは，先のSiO_2やpoly-Siのエッチングと同様にプラズマで行います。エッチングのガスは，塩素を含んだガスをプラズマ化して図5のようにフォトレジストでマスクして行います。AlはClと反応して揮発性の$AlCl_3$ができてエッチングされます。

Al（Cu）には微量のCuが含まれていますが，CuはClと反応しても揮発性ではないので，残渣として残ってしまいます。一般には市販の専用の薬液を用いてウエット処理で除いています。

6. ベーキング

Alの配線が終わると，数百℃，H_2中でベーキングします。Bakingとはパンを焼くことですが，この場合は炉の中に入れて加熱する訳です。H_2は爆発の危険性がありますので，N_2で薄めたフォーミングガスが用いられます。ベーキングにより，AlとSiの電気的接触が改善され，AlやBPSG膜が緻密になり，Si表面状態の改善にもなると言われています。すなわち，SiとSiO_2の界面では，Siの結合手の相手がいないボンドが出来てしまいます。（図6）このようなダングリングボンドでは，Si中を流れる電子が捕獲されやすく，移動度を下げてしまいます。H_2ベーキングで，このダングリングボンドにH_2が入り込み移動度を向上してくれます。

7. オーバーパッシベーションとボンディング窓明け

Alの電極が出来上がれば，NMOSチップはほぼ完成と考えて良いのですが，半導体は表面現象にセンシティブで，お化粧が必要です。通常，エポキシ樹脂でパッケージしますから外気の影響はほとんどないのですが，それでも長年の内にはごく微量の水分がAlを腐食させたり，トランジスタの特性を変えたりして問題を起こす可能性があります。そこで，通常はSiN膜をCVDでつけて表面を保護します。これをパッシベーション（Passivation）と呼んでいます。日本語で言えば不導態化でしょう。SiNは，化学量論的（Stoichiometry）にはSi：N＝3：4で，化学記号ではSi_3N_4となりますが，実際の膜では必ずしも3：4ではないので，単にSiNと表記される場合が多いです。勿論，1：1ではありません。

パッシベーション膜は，ウェーハ全面に塗布されるの

＜ちょっと脱線＞

夏休み子供科学相談室というラジオ番組を聴いていると，普段は何とも思わないことを子供から「何故ですか？」と聞かれてうろたえます。先日の放送では「宇宙とはどこからが宇宙ですか？」という質問が来ました。ジェット機は地上1万mなので宇宙を飛んでいるとは言わないし，月は地球から数十万km離れているので宇宙であって地上何mとは言わない。回答者の先生は実に明快で，「宇宙とは地球から100km以上離れた空間です」。一つ勉強になりました。

ところで，オーロラは地上でしょうか？答えは「×」。オーロラは100km以上の上空にあり，上の定義では宇宙ということになります。この辺では，ほとんど空気分子は存在せず真空と呼んでも良い。地上で作る真空では，残留ガスが飛び交って隣のガス分子にぶつかるまで0.1～100m程度です（平均自由行程と呼ばれます）。オーロラが発生する辺りの平均自由行程は，恐らく数十kmとか，もっと長いでしょう。滅多に隣の粒子にぶつからない訳です。従って，例えば窒素分子N_2が分解して原子Nになっても，他の分子や原子に衝突する確率が低いので，そのようなプラズマ状態の粒子が多く存在します。そこへ太陽風（電子や陽子の粒子群）が飛んで来て衝突すると独特の発色をして楽しませてくれます。我々が使うプラズマエッチング装置でも，反応特有の発色がありますので，その色を計測することにより反応状態を知ることができ，エッチングの終点検出に用いられています。

さて，アスペクト比が大きい深堀りエッチングには，垂直にイオンが進入することが重要です。基板にアースからコンデンサを介してRF電源を付加し，放電によりプラズマが発生すると，プラス電荷のイオンとマイナス電荷の電子が発生しますが，電子は軽いのでRFの正の半波では高速でSi基板に到達し，負の半波では電子より僅かのイオンが到達し，基板は負にバイアスされます。このためイオンはマイナス電界に引かれてSi基板に垂直に入射します。Si基板は交流振幅の半分位の負の直流電圧が付加されていることになります。これを自己バイアス効果と呼んでいます。その時，エッチングに寄与するイオンは，真空度が1 Pa（パスカル）程度と低いと平均自由行程が1mm程度なので残留分子にぶつかって，下図左のように軌道が曲がってしまいます。そこで，真空度を10Paに上げて，平均自由行程を10mm以上にしますと垂直入射が得られます。ガス分子数を少なくしても一定のプラズマ粒子を得なければエッチング速度が遅くなってしまいますので，高密度プラズマ発生の装置が工夫されています。





図7　NMOSチップの完成断面図

で，後で電極を金線でつなぐための窓を開ける必要があり，フォトレジストをマスクにエッチングします。SiNの代わりにポリイミドのような樹脂を用いる場合もあり，ポリイミドに感光性を持たせて，フォトレジストを不要で窓明けする方法もあります。

出来上がったチップの断面を図7に示します。

以上でNMOSトランジスタのチップが完成しました。MOSトランジスタの構造と動作原理，さらに結晶，リソグラフィ，CVD，エッチング，イオン注入，などの基本プロセスを見てきました。小中学校の義務教育を卒業したところでしょうか。この後，パッケージに組む工程となりますが，次回からCMOS LSIのウェーハ工程を取り上げます。親指の爪程の大きさのシリコン片に1億個を超えるトランジスタを作り込むプロセスです。請うご期待。