

# トレンドを探る

## 目が離せない

# 次世代リソグラフィ技術の動向(その②)

厚木エレクトロニクス / 加藤 俊夫

本誌3月号掲載の本稿「その①」では、「DP (Double Patterning) 技術の登場」まで述べた。今回はその続きである。

### 1. フォトレジストも進歩した

フォトレジストの原理は、遙か以前にコダック社が開発した時から基本は変わっていない。すわなち、ポジレジストの場合、PMMA (Polymethylmethacrylate) などの高分子が光のエネルギーにより結合が切断され、現像液に溶解することによりパターンが形成される。ネガレジストの場合は、光のエネルギーでモノマ (Monomer) の架橋反応で重合が起こり、現像液に溶解しなくなる。

#### 1. 化学増幅型

実用化されているステップ(スキャナ)の仕様では、300mm径のウエハに対して200枚/時のスループットをうたっている。1枚のウエハへの露光が60ショットと仮定すると(ショット数はチップサイズにより異なる)、1ショットに要する時間は3600秒/200×60=0.3秒以下となる。このわずかな時間にチップの移動と位置合わせなどが必要なので、露光にあてられる時間は0.1秒ぐらいになる。スキャナの場合、この間に露光エリアをなぞっていくわけで、単位面積への露光時間はさらに短い。したがって、露光によって化学反応が完了することはない。この問題を解決するため化学増幅型フォトレジストが開発された。露光によって少

量の酸が発生して高分子を切断すると、その反応により酸発生材から新たな酸が発生する。100℃程度のPEB(Post Exposure Bake、現像後のベーキング)すると、この反応が加速されて次々に酸発生反応が起こり、露光で酸発生反応が少なくともパターンニングができる。この様子を図1に示す。現在の微細加工に使われているフォトレジストは、ほとんどすべて化学増幅型になっている。

化学増幅型フォトレジストで注意すべき点として、図2のようなパターンの変形がある。NH<sub>3</sub>ガスの雰囲気では酸と反応してしまってフォトレジストの化学増幅反応が起こらず、図2-①のようなになる。一方、下地からNH<sub>3</sub>が発生す




図1 化学増幅型フォトレジスト




図2 化学増幅型フォトレジストの異常形状

ると図2-④のようになる。下地がSiN膜の場合は、SiNのCVDでNH<sub>3</sub>ガスを用いるが、NH<sub>3</sub>ガスが膜中または膜表面に吸着しているため、ベーキングするなどの対策が必要である。また、室内にNH<sub>3</sub>ガスがないように活性炭フィルタを用いるのも一般的に行われている。

微細化をサポートするフォトレジストの開発にあたって、解像度、LER、感度の3つのパラメータはトレードオフの関係にあって、この3つを最適化する努力が行われている。

## 2. LER (Line Edge Roughness)

Gate length 30nmのMOSを作る時、パターンエッジのギザギザ、すなわちLERが5nmあると、両側から10nmも線幅がばらつくことになり、MOSの特性が一定せず設計が困難になる。LERの原因はいろいろあるが、なかでも図3のようにレジストの高分子自身の大きさが問題といわれており、これを避けるレジストの開発が行われている(目標は2nm)。

## 3. フォトレジストの倒壊

フォトレジストはエッチングのマスクに用いられるが、被エッチング物のエッチング速度とフォトレジストがエッ




図3 LERの様子




図4 フォトレジストの倒壊

ティングされる速度の比を選択比と呼んで、一般には10以上が必要であり、できれば50以上の比が望ましい。選択比が小さい場合は、フォトレジストの厚さを厚くしておく必要がある。また、フォトレジストをイオン注入のマスクに用いる場合も、イオンの加速エネルギーが高い場合は、500nmより厚い場合もある。フォトレジストの厚さが200nmで、開口の幅が20nmだとアスペクト比 (Aspect Ratio: 縦と横の比) が10となり、フォトレジストは壁のように立っていることになる。すると図4のように、現像後の水洗中に水の表面張力で壁のようなフォトレジストが引き合って倒れる場合がある。微細化が進むと倒壊現象が顕著になっている。この対策として水に界面活性剤を入れることや、炭酸ガスの超流動を利用することなどが行われているが、フォトレジスト自身の下地との密着力の向上も求められている。

## 4. ハードマスクによるエッチング

MOSのゲート電極などは、リソグラフィの実力以上に微細化されているが、エッチングを過度に行ってサイドエッチングを起こしてスリムにしている。このために、図5のようにハードマスク技術やSi含有レジストなどが開発されている。DRAMのTrench CapacitorやTSV (Through Silicon Via) などの深堀エッチングでは、長時間のエッチング中にマスク材のレジストがなくなったり変形したりするので、ハードマスクが用いられている。

## 5. フォトレジストの剥離も意外に難問

フォトレジストは、エッチングのマスクやイオン注入のマスクとして用いられた後、酸素プラズマのダウンフローアッシング (Ashing: 灰化) で剥離されるのが一般的である。エッチングにはハロゲン系のプラズマが多く用いられるが、ハロゲンがフォトレジストと反応して酸素プラズマ




図5 ハードマスクによるサイドエッチや深堀エッチ

で剥離が困難になる場合がある。また、イオン注入のマスクに用いられる場合、注入量が  $10^{15-16} / \text{cm}^2$  程度の高濃度になるとフォトレジストが完全に変質してしまい、酸素プラズマでは剥離できない。微量のフッ素を入れると剥離できるが、下地のSiやSiO<sub>2</sub>をフッ素が侵すので、その兼ね合いが難しく、プラズマだけではなく硫酸+過酸化水素液のような溶液での剥離も行われ、専用の薬液も市販されている。さらに下地がポーラス膜では、フォトレジスト剥離中に下地が変質してしまうなどの対策は簡単でなく、各社のノウハウとなっている。

## 2. マスクの製作、価格暴騰、一式数億円に！

マスクの製作は、図6のような合成石英基板上的Cr金属膜にフォトレジストを塗布したブランク（Blanks）に電子ビームを照射し、現像し、Crをエッチングして行われる（Crに代わって、半透明のMo/Si膜も用いられる）。ブランクの石英は6インチ角で、厚さは自重によるたわみやパターンの変形が絶対に起こらないように6.35mmと非常に厚くなっている。

同図に示した電子ビームの描画装置の電子ビームはナノメーターまで細く絞れるので、チップの端から一筆書きのように走査すればどんなパターンも描ける。（これをラスタースキャン(Raster Scan)と呼んでいる）。

ただし、非常に描画時間が掛かるので現在はほとんど用いられなくなり、代わって長方形のスリットを組み合わせてアパーチャ（Aperture: 開口）を形成しビームを通す可変成形ベクタスキャン（Vector Scan）が用いられている。さらに、特定の形状のステンシル（Stencil: 穴開きの板）を設けるCP（Character Projection）方式が一般化してい

る。描画時間の短縮にはデータの高速処理が必要で、OPC、PSM、SMOなどの対応が重要になっている。

このような改善にもかかわらず、1枚のマスクの描画に数時間もかかるといわれ、マスク価格高騰の一因となっている。メモリのような単品種多量生産ならマスク代は大きな問題にならないが、ロジック系の多品種少量生産では、コストに占めるマスク代の割合が非常に大きくなっている。

Cr膜のエッチングには、長らく溶液（硝酸第2セリウムアンモニウム系など）で行われてきたが、最近ではCCl<sub>4</sub>/O<sub>2</sub>プラズマによるエッチングが一般化してきた。

マスク製作に電子ビームでなくレーザー描画装置も市販されているが、半導体用としては主流技術ではないと思われる。高速描画の特徴を生かし、ディスプレイ用やパッケージ業界などに使われている。さらにつけ加えると、プリント基板などには、投影式のDMD（Digital Micro Mirror Device）などの描画機が用いられている。

ステッパでは全チップが同一マスクパターンで露光されるため、万一、マスクに欠陥があると、生産した全チップが不良になる恐れもある。そこで、図7のようにマスクにダストが載らないようにペリクル（Pellicle: 薄膜）を張っている。ペリクルは、市販されている食品用ラップフィルムのような薄い透明膜で、この上に載っているごみの影は、同図右のようにフォトレジスト中では結像せずウエハ上のパターンに影響しない。

## 3. フォトリソグラフィの将来技術

これまで液浸ArFスキャナに各種の超解像技術を駆使して20nm程度のパターンまで微細化されてきたが、この先も10nmに向かって開発が進められる。いろいろな技術が




図6 マスクを描画する電子ビーム装置




図7 ペリクルでマスク上のゴミの影響をなくする

検討されているので、以下に順に見て行くことにする。

### 1. ArFステッパ／スキナでどこまで微細化可能か

実現可能な最少パターンは、露光波長程度といわれたのが夢のようで、ArFエキシマの波長(193nm)の1/10の20nmが実現されている。常に限界を突破するのが半導体技術であるが、この先はどうなるか？

まず考えられるのは、DP(Double Pattern)を繰り返してさらに微細化する方法である(Quad Patterningと呼ばれることもある)。すなわち、DPを2度行くと、 $1/2 \times 1/2$ で $1/4$ となり、仮に40nmのLithoの実力があれば、10nmのパターンが得られることになる。現在、まじめに量産に導入する検討をしているメーカーもある。

### 2. 次ははたしてEUVか？

露光波長はArFエキシマレーザー(193nm)から、一挙に波長13.5nmのEUV(Extremely Ultra Violet)に短波長化するステッパが開発されている。ただし、非常に問題が多く、はたして実用機がいつ完成するのか業界の大きな話題となっている。

#### (1) EUVステッパとその光源

EUVの最大の問題点はスループットが低いことで、光源の出力を高めることが要求されている。光源の方式には、LPP(Laser Produced Plasma)と、DPP(Discharge Produced Plasma)の2種類が検討されているが、実用化が早いと思われるLPPについて述べる。

すず(Sn)をプラズマ化すると、13.5nmの軟X線が発生するので、これを集光して利用している。図8のように、数十 $\mu$ m径のSn(すず)の液滴を連続的に供給し、YAGレーザーで膨張させてミスト状にし、次いで炭酸ガスレーザーでプラズマ化する。発光は360度放射されるが、同図のように、半球状のミラーで反射して集光した光を取り出す。この取り出すところをIF(Intermediate Focus:入射側結像点)と呼び、ここの光強度が250~500W

程度あれば十分なスループットが確保される。現状では数十W程度しか達成できていないので、さらなる開発が待たれている。

EUV光の波長はX線に近く、透過型のレンズを作ることができず反射型となる。反射膜にはMo/Siを数nmずつ80層も積層した膜が用いられ、反射率は最高で70%である。レンズ系は図8のように10枚以上必要であり、仮に13枚で反射した時の減衰を計算すると、 $0.7$ の13乗= $0.01$ となり、光の利用率はわずかの1%になってしまう。

この光学系の厄介な問題は、プラズマから発生するデブリス(Debris:堆積物)が光学系を汚染することで、光源機器メーカーではいろいろな技術を開発して一応解決したとしている。

図9に示すのは最先端のEUV露光機であるが、一説では価格は1台100億円といわれている。もちろん、本格的な量産に使うには、数十台設置する必要がある！！





図8 EUV光による露光装置の概念図



ASML社の最新EUV露光機「NXE3300B」  
スループット125枚/時を目標にしているが、現状では無理らしい。それ以外の仕様は量産用としている。現在、世界の主要メーカーで量産に使用可能かどうかの検討中。

図9 ASML社の最新EUV露光機「NXE3300B」

## (2) EUVマスクの欠陥対策

EUV露光機に使われるマスクは、Mo/Si多層膜の反射膜の上に、遮光パターンとしてTa(タンタル)系のTaBO/TaBNなどが用いられる。ArFステッパと同様にウエハに対して4倍マスクである。

EUV用のマスクは、Mo/Si多層膜の内部に含まれる欠陥の検出が非常に厄介である。実際にウエハに露光して見て検出するしか方法がない、という意見もある。また、ダスト対策でペリクルを用いるとEUV光が10%程度は吸収され、入射と反射で20%ロスが生じる。光源の強度を問題にしているおりから、このロスは痛い。ペリクルなしですます、という意見が強いが、はたしてそれで良いものか？

マスクの遮光膜は、数十nmのTa系膜であるが、EUV光の入射角が6°程度であるから、図10のようにシャドウ効果でパターン幅が影響される。設計時からこの効果を考慮しておく必要がある。

## (3) フォトリソの問題

EUV用のフォトリソが各社から発表されているが、20nm程度のパターンが得られた程度で、10nmが楽に達成するにはほど遠い。光源の出力が十分でないので、できるだけフォトリソの感度を向上させたいが、感度と解像度はトレードオフの関係にあるので、両者を満足させる解は見つかっていないようである。露光機の都合では感度として10mJ/cm<sup>2</sup>程度が要求されているが、10nm代のパターンを得るには30mJ/cm<sup>2</sup>が必要となって実用的にはまだ実力不足である。

さらに、フォトリソにEUV光があたるとガスが発生するが、化学増幅型レジストではS(硫黄)が含まれており、このガスが光学系ミラーに付着すると真空チャ

ンバを開けて洗浄する必要があり、非常に厄介なことになる。脱ガスのないフォトリソ材料の開発が求められている。

光増感剤生成で感度アップについては、大阪大学産業科学研究所から注目すべき技術が発表されているので紹介しておく。図11のように1回目はEUV光で露光するが、酸の発生はごく少量である。この時、レジスト中に光増感剤を発生させ、ついでこの増感剤を吸収する波長の光で全面露光すると10倍以上の酸が発生する。これにより、大幅な高感度化が可能になる。なお、この技術はまだ業界の十分な評価を受けていないようであるが期待したい。

## 3.期待される DSA

光や電子ビームをフォトリソに照射するのはまったく異なるメカニズムで微細パターンを作成するDSAが注目されている。DSAとは、Directed Self Align(境界つけされた自己整列)の略で、ポリマ(Polymer、高分子)を塗布して加熱すれば微細パターンが得られるという、実に楽しい方法である。ポリマとして、一般にPS(Polystyrene)とPMMA(Polymethylmethacrylate)のような水と油のように相溶性が低く互いに反発するポリマを組み合わせると、一つのポリマにした、ジブロックコポリマ(Diblock-Copolymer)が用いられる。これを薄く塗布して加熱すると、図12-Aのように指紋状に等間隔に並んでくれる。このままではLSIのパターンにならないが、図12-Bのよう




図11 光増感剤でEUV露光の感度アップする




図10 EUV露光で問題になる遮光膜の厚さによるケラレ




図12 DSAによるLine & Space Patternなどの形成

に障壁パターンを作成し、その上にPS-PMMAを塗布・熱処理すると、図12-Cのように整列したLine & Spaceのパターンが得られる。比較的ラフなパターンをガイドにして、それより微細なラインが得られ、Line & Spaceのピッチはポリマの分子量で決まる。直線状のラインしか得られていないが、一般のLSIには斜線はほとんどなく、図12-Dのように横線でエッチングすればLSIのパターンを得ることができる。欠陥数を減らすなど、量産導入にはまだ問題が山積しているが、2016年に一部のメモリに使われるという意見もある。まず最初は図13に示したコンタクトホールに応用される可能性が高い。通常のフォトリソで径60nmのホールをエッチングし、DSAでホールエッジをカバーして径を20nmにする方法は比較的簡単に量産可能だろう。EUVのような高価な装置を必要としないので、早急な実用化が望まれている。

#### 4. ナノインプリントの出番はあるか？

図14左は、3000年前のメソポタミア時代に使われたはんこ(判子)で、柔らかい粘土板の上を転がして王様が押印したものである。ナノインプリントも原理はこれと同じである。柔らかい樹脂の上にモールド型を押印するだけの単純




図13 DSAでコンタクトホールの開口を微細化する




図14 ナノインプリントはハンコの原理だが超微細パターンが可能

な技術であるが、ばかにしたものではなく、数nmの超微細パターンが押印できる。モールド型を押した後、樹脂を固めるには光と熱が用いられるが、加熱するとパターン寸法が狂うので半導体用には光硬化が用いられる。アメリカの会社からLSI用の装置が発売されているものの、欠陥対策などが難しく量産への実用化はかなり困難と見られているが、果敢に挑戦する企業もあり、NANDフラッシュメモリなどに使用される可能性があるかもしれないので期待したい。

不揮発性メモリでは、フラッシュ・メモリの集積度がどんどん上がっているが、それ以上の集積度を実現して先行しているのがHDD (Hard Disc Drive)であり、ナノインプリント技術が活用されている。DSAと組み合わせると、10nm以下の微細な磁気ドットパターンを1兆個以上もディスク上にナノインプリントしている。レーザーによる熱アシストを導入して磁性体の保磁力を下げた記録し、10Tb/inch<sup>2</sup>の声も聞かれて、フラッシュ・メモリごときに追いつかれてなるものかと、HDDはドットパターンを微細化してがんばっている。

#### 5. 電子ビーム直接描画にも注目

マスクの製作に電子ビームが用いられているが、この装置をウエハへの描画に用いることができる。電子ビーム直接描画ではマスクを作る必要がないので、マスクレス露光 (Mask Less Lithography: MLLとかML2) と呼ばれ、LSIの設計が終われば、ただちにリソグラフィ工程が行えるので多品種少量生産などには便利である。ただし、スループットが1時間1枚にも達しないのでは用途が限られている。そこで、図15のような電子ビームを1万本以上に分割してウエハに照射するMulti Beam方式が開発されている。




図15 1万本以上のMulti Beamによる描画装置

現在の實力では、1時間1枚程度で開発は難航しているように思える。せめて10枚/時程度になれば、多品種少量生産用に用いられる可能性があるだろう。ウエハの直接描画ではないが、マスク製作用に10nmのビームを26万本用いた装置を開発しているメーカーもある。

## 6. さて結論として微細化の将来は？

表1は、ITRS (International Technology Roadmap for Semiconductor) 2012より抜粋したものであるが、6年後の2020年には10nmの微細化メモリが生産されていることになっている。はたしてどんなリソグラフィ技術が用いられているのか？

EUV技術が完成し生産用装置が得られれば、EUVが第1候補という意見が多い。ただし、まだまだスループットが低く、実用化は無理で、ArFステッパで準備しておくという意見が多いようである。ArFステッパによるDoubleやQuadのMulti Patterningは工程数が増えて厄介だが、既存の技術の応用で行えるので生産導入は容易であろう。ArFかEUVか？筆者も右を見たり左を見たり、どちらに軍配を上げるか迷っている。

一方、さらに先走っていえば、EUVでも13.5nmより微細パターンを得るにはなんらかの超解像技術が要求されるが、EUVのDouble Patterningなら10nm以下も可能であるとか、いっそ6.5nmの波長のEUV (希土類元素Gd:ガドリニウムのプラズマで得られる)を開発しようという意

見もある。

これまでのリソグラフィ技術の進展とNGL (Next Generation Lithography) 技術のまとめを図16に示す。喜寿(77歳)を迎えた筆者としては、革新的なリソグラフィ技術により10nm時代を見てから冥途へ旅立ちできれば幸いである。

Year of Production	2012	2014	2016	2018	2020	2026
Flash 1/2 Pitch (nm) (Non-contacted Poly)	20	17	14.2	11.0	10.0	8.0
DRAM 1/2 Pitch (nm) (Contacted)	32	25	20	15.9	12.6	6.3
MPU Printed Gate Length (nm)	31	25	15.3	12.8	12.5	5.9
MPU Physical Gate Length (nm)	22	18	15.3	12.8	10.6	5.9

表1 2012年ITRS




図16 Lithography技術の変遷とNGL

